Партия из 800 плат контроллера промышленной автоматики прошла ICT на настольном стенде с вакуумным прижимом — результат 0,4% брака, казалось бы, отлично. Но при включении в составе системы 23 платы ушли в отказ: стабилитроны на 5,1 В были установлены с обратной полярностью, а ICT-программа проверяла только прямое падение, не делая реверс-тест. Простой на линии составил 36 часов, стоимость доработки — $4700. Flying Probe-тестер, запрограммированный на двунаправленную проверку каждого диода и стабилитрона, поймал бы этот дефект на этапе первого запуска — но на проекте решили сэкономить $1200 на программировании и отладке. Разберёмся, как работает Flying Probe (FP), когда она действительно окупается и как спроектировать плату так, чтобы тестер мог проверить максимум цепей.
Типичные ошибки при внедрении Flying Probe
Ошибка 1: Отсутствие тестовых точек на силовых цепях. Инженер оставляет доступ только к сигнальным цепям, а силовые шины (3,3 В, 5 В, 12 В) ведёт под компонентами. FP-тестер не может проверить целостность силовой шины без точки касания — дефект «холодная пайка» на силовом выводе LDO остаётся необнаруженным. На плате с 200 компонентов это типично 5–8 непроверенных узлов.
Ошибка 2: Тестовые точки слишком близко к корпусам компонентов. Зонд диаметром 0,5 мм должен коснуться площадки и не задеть соседний компонент. При расстоянии от тестовой точки до корпуса менее 1,0 мм вероятность ложного касания корпуса достигает 3–5%. Производитель тестера вернёт программу на доработку, а сроки сдвинутся на 2–3 дня.
Ошибка 3: Ожидание покрытия 100% компонентов. FP-тестер физически не может проверить BGA-компоненты, чип-компоненты размером 0201 и 01005 под корпусом, а также цепи, идущие между выводами QFN-корпусов. Реалистичное покрытие для хорошо спроектированной платы — 85–92%. Попытка выжать 95% удлиняет время теста в 2–3 раза без существенного прироста качества.
Ошибка 4: Выбор FP для серий больше 10 000 плат без расчёта. При объёме 10 000 плат разница во времени теста (FP — 8 мин/плата, ICT — 20 сек/плата) даёт 1300 часов против 55 часов. Даже с учётом стоимости оснастки ICT ($3000–8000), ICT оказывается дешевле на 40–60% при партиях свыше 3000–5000 плат.
Ошибка 5: Игнорирование ограничений по высоте компонентов. FP-тестер имеет максимальную высоту зонда над платой — обычно 40–50 мм. Установленный рядом с тестовой точкой электролитический конденсатор высотой 55 мм блокирует доступ зонда. Программист помечает точку как недоступную, и цепь остаётся непроверенной.
Каждая из этих ошибок — это не теоретический риск, а реальный производственный инцидент с конкретной стоимостью доработки.
Как работает Flying Probe: механика и электрика
Flying Probe-тестер — это 4–8 независимо перемещающихся зондов, которые поочерёдно касаются тестовых точек на плате и выполняют электрические измерения. В отличие от ICT (In-Circuit Test), где все контакты прижимаются одновременно через игольчатую оснастку (bed of nails), FP-тестер работает последовательно: каждый зонд перемещается от точки к точке со скоростью до 100 точек/сек на современных машинах (Takaya 9881, Spea 4060).
Типы зондов и их возможности
| Тип зонда | Измерение | Диапазон | Точность | Типичное применение |
|---|---|---|---|---|
| Стандартный (2-wire) | R, C, Z | 1 Ом – 10 МОм | ±1% | Резисторы, конденсаторы |
| Кельвин (4-wire) | R (низкоомный) | 1 мОм – 10 Ом | ±0,1% | Шунты, токоизмерительные резисторы |
| Высоковольтный | Изоляция, пробой | 50–500 В | ±2% | Оптопары, изоляция |
| Диодный | Vf, Vr, Vz | 0,1–50 В | ±10 мВ | Диоды, стабилитроны, светодиоды |
| Ёмкостной (Open) | Обрыв выводов IC | 0,1–10 пФ | ±0,05 пФ | Обрывы под BGA, QFN |
Стандартный 2-wire зонд покрывает 80% типичных измерений на плате. Но если на плате стоят токоизмерительные шунты 1 мОм — без Кельвиновского зонда вы получите погрешность 50% и более из-за сопротивления контактов и проводников самого тестера. Высоковольтный зонд критичен для плат с оптопарами: только подав 250 В между первичной и вторичной стороной, можно убедиться в отсутствии пробоя изоляции — стандартный зонд этого не сделает.
Для плат с шунтами ниже 10 мОм и оптопарами обязательно указывайте требование 4-wire и HV-зондов в спецификации на тест.
Время теста: от чего оно зависит
Время теста одной платы на FP-тестере определяется тремя факторами:
- Количество тестовых точек. Каждый переход зонда — это 50–200 мс (перемещение + стабилизация + измерение). Плата с 400 тестовыми точками на 4-зондовой машине: ~400/2 = 200 парных измерений × 150 мс = 30 секунд на чистое измерение. Реально — 2–4 минуты с учётом перемещений.
- Тип измерения. Измерение сопротивления 10 кОм — 20 мс. Измерение стабилитрона с током пробоя — 200 мс (нужно время на заряд ёмкости). Измерение электролитического конденсатора 100 мкФ — до 500 мс. Плата с 50 электролитами может добавить 25 секунд только на конденсаторы.
- Геометрия платы. Если тестовые точки разбросаны по плате 200×200 мм, зонды много перемещаются. Группировка тестовых точек в зонах сокращает время на 15–25%.
| Параметр платы | Время теста (4 зонда) | Время теста (8 зондов) |
|---|---|---|
| 150 компонентов, 200 точек | 1,5–3 мин | 0,8–1,5 мин |
| 400 компонентов, 500 точек | 4–7 мин | 2–4 мин |
| 800 компонентов, 1000 точек | 8–15 мин | 4–8 мин |
| 1500 компонентов, 1800 точек | 15–25 мин | 8–14 мин |
Восемь зондов не дают двукратного ускорения — зондам нужно избегать столкновений, и координатор траекторий закладывает запас по безопасности. Реальное ускорение — 1,6–1,8×. Для партий до 500 плат разница во времени между 4 и 8 зондами редко окупает разницу в стоимости программирования.
Если время теста превышает 10 минут на плату — это сигнал, что для данной конструкции FP подходит только для прототипов и первых партий.
FP vs ICT: когда что выбирать
Это ключевой вопрос, и ответ зависит от объёма партии, сложности платы и требуемого покрытия дефектов. Сведём параметры в таблицу:
| Критерий | Flying Probe | ICT (Bed of Nails) |
|---|---|---|
| Стоимость оснастки | $0 | $3000–8000 |
| Время программирования | 2–8 часов | 16–40 часов |
| Время теста на плату | 2–15 мин | 15–45 сек |
| Покрытие компонентов | 85–92% | 90–98% |
| Тест BGA-пайки | Ёмкостной метод (ограниченно) | Ёмкостной + JTAG/Boundary Scan |
| Минимальная тестовая точка | 0,3 мм | 0,5 мм |
| Гибкость при ECO | Перепрограммирование за 1–2 часа | Переделка оснастки: $500–2000, 3–5 дней |
| Повреждение платы | Минимальное (контакт без прижима) | Возможны следы от игл на мягких покрытиях |
| Максимальный размер платы | 460×510 мм (типично) | Определяется оснасткой, обычно до 350×350 мм |
Ключевой вывод из таблицы: ICT выигрывает при стабильном дизайне и партиях от 5000+ плат, FP — при частых изменениях и малых партиях. Но есть нюанс: при сравнении методов тестирования важно учитывать не только прямые затраты, но и стоимость пропущенных дефектов.
Формула принятия решения
Упрощённый расчёт точки безубыточности:
N = C_fixture / (T_FP − T_ICT) × C_time
Где:
- N — количество плат для окупаемости ICT
- C_fixture — стоимость оснастки ICT ($3000–8000)
- T_FP — время теста FP на плату (мин)
- T_ICT — время теста ICT на плату (мин)
- C_time — стоимость минуты работы тестера ($0,5–1,5)
Пример: оснастка ICT — $5000, FP-тест — 6 мин, ICT-тест — 0,5 мин, стоимость минуты — $1,0.
N = 5000 / (6 − 0,5) × 1,0 = 5000 / 5,5 ≈ 909 плат
При партии 1000 плат ICT уже окупается. При партии 300 — FP однозначно выгоднее. Но если на проекте ожидается 3–4 ECO с переделкой оснастки по $1500 каждая, точка безубыточности сдвигается до 909 + 3 × (1500/5,5) ≈ 1727 плат.
Считайте полную стоимость владения: оснастка + переделки + время, а не только цену за плату.
Проектирование под Flying Probe: требования к тестовым точкам
Способность FP-тестера проверить цепь полностью зависит от того, оставили ли вы ему точки доступа. Это не то же самое, что DFM для сборки — правила DFM для PCBA фокусируются на паяемости и зазорах, а тестопригодность (DFT — Design for Testability) — это отдельная дисциплина.
Минимальные требования к тестовым точкам
| Параметр | Минимум | Рекомендуется | Примечание |
|---|---|---|---|
| Диаметр площадки | 0,3 мм | 0,6 мм | Меньше 0,3 мм — зонд соскальзывает |
| Расстояние до корпуса компонента | 0,8 мм | 1,5 мм | Зонд диаметром 0,5 мм + запас |
| Расстояние между тестовыми точками | 0,8 мм | 1,2 мм | Для 2-зондного измерения |
| Расстояние до края платы | 2,0 мм | 4,0 мм | Зажим каретки |
| Keep-out по высоте | 40 мм | 50 мм | Зависит от модели тестера |
| Финишное покрытие точки | Любое | ENIG, HASL | OSP допустима, но деградирует через 6 мес |
Что обязательно выносить на тестовые точки
- Все цепи питания. Каждая шина VCC, GND, VDD должна иметь минимум одну тестовую точку. Без этого невозможно проверить наличие короткого замыкания между шинами питания — один из самых критичных дефектов.
- Выводы компонентов без прямого доступа. Если резистор R12 стоит между двумя выводами микросхемы U3, и оба вывода скрыты под корпусом QFP — зонд не может коснуться выводов U3. Нужна тестовая точка на каждом конце R12.
- Сигнальные цепи с разъёмами. Если сигнал идёт от разъёма J1 к микросхеме U5, а между ними 5 компонентов — тестовая точка на каждом сегменте цепи позволит локализовать обрыв до конкретного компонента. Без промежуточных точек тестер покажет «обрыв цепи», но не скажет, где именно.
- Цепи обратной связи и настройки. Делители напряжения, цепи ОС импульсных преобразователей — именно здесь ошибки номиналов компонентов приводят к выходу из строя при первом включении.
Чего выносить НЕ нужно
- Выводы компонентов с шагом выводов ≥ 1,27 мм (SOIC, SOT) — зонд касается вывода напрямую.
- Выводы разъёмов с шагом ≥ 1,0 мм — зонд контактирует с штырьём.
- Тестовые точки на цепях, которые FP всё равно не может проверить (например, дифференциальные пары внутри BGA без Boundary Scan).
Правило: одна тестовая точка на каждый узел схемы, недоступный для прямого касания зонда. Не больше, не меньше.
Программирование: CAD-данные vs самообучение
FP-тестер может быть запрограммирован двумя путями:
CAD-driven программирование
Инженер-программист импортирует данные из CAD: координаты компонентов, нетлист, значения номиналов, топологию связей. На основе этой информации генерируется тестовая программа. Время: 2–8 часов для платы средней сложности. Точность: зависит от качества CAD-данных — ошибка в нетлисте приведёт к ложным отказам.
Требуемые файлы: ODB++ или IPC-356 (предпочтительно), Gerber + координатный файл + нетлист (минимум). Без корректных Gerber-файлов с тестовыми точками программисту придётся вручную указывать координаты, что увеличивает время и вероятность ошибок.
Самообучение (Self-Learn)
Тестер «изучает» заведомо исправную плату (golden board), измеряя все доступные цепи и запоминая значения. Затем эти значения используются как эталон. Время: 30–60 минут на изучение + 1–2 часа на верификацию.
Риски: если golden board содержит скрытый дефект (например, резистор 10 кОм вместо 9,1 кОм), тестер «выучит» неправильное значение и будет пропускать этот дефект на всех последующих платах. Метод приемлем только для быстрой проверки прототипов, не для серийного производства.
| Метод | Время | Точность | Требования | Применение |
|---|---|---|---|---|
| CAD-driven | 2–8 ч | Высокая | ODB++/IPC-356, нетлист | Серийное производство |
| Self-Learn | 1–3 ч | Средняя | 1–3 golden board | Прототипы, срочные партии |
| Hybrid | 3–6 ч | Высокая | CAD + golden board | Критичные приложения |
Гибридный метод — золотой стандарт: программа генерируется из CAD, но верифицируется на golden board. Это стоит на 30–50% дороже, но исключает ошибки в нетлисте. Для плат медицинского и автомобильного назначения гибрид — не опция, а требование.
Для серийного производства всегда требуйте CAD-driven программирование с верификацией на golden board.
Покрытие дефектов: что Flying Probe может и чего не может
FP-тестер по своей природе — это аналоговый измерительный прибор с коммутацией через зонды. Он не заменяет функциональный тест и не видит физические дефекты пайки. Вот реальная карта покрытия:
| Тип дефекта | Обнаружение FP | Примечание |
|---|---|---|
| Короткое замыкание | Да, 99% | Между любыми доступными цепями |
| Обрыв цепи | Да, 90–95% | Если есть доступ к обоим концам |
| Неверный номинал R/C | Да, ±1–5% | Зависит от параллельных цепей |
| Неверная полярность диода | Да, 95% | При двунаправленном тесте |
| Неверный номинал стабилитрона | Да, 80% | Только при HV-зонде |
| Обрыв вывода BGA | Частично, 40–60% | Ёмкостной метод, только обрывы |
| Холодная пайка BGA | Нет | Только рентген-инспекция |
| Дефект пайки 0201/01005 | Нет | Слишком мелкие для зонда |
| Прошивка MCU | Нет | Нужен функциональный тест |
| Дефект монтажа разъёма | Частично | Только электрическая проверка контактов |
Критический пробел: FP-тестер не видит дефекты пайки BGA и мелких компонентов. Если плата содержит BGA-микросхемы, FP должна дополняться рентгеновской инспекцией (AXI) или Boundary Scan-тестом. Комбинация FP + AXI даёт покрытие 92–96% — этого достаточно для большинства промышленных применений.
Flying Probe — это не замена AOI и рентгену, а дополнение к ним. Каждый метод ловит свой класс дефектов.
Стоимость: реальные цифры из практики
Приведём конкретные данные для платы 160×120 мм, 350 компонентов, 450 тестовых точек, партия 500 штук:
| Статья затрат | Flying Probe | ICT |
|---|---|---|
| Программирование | $800–1500 | $2000–4000 |
| Оснастка | $0 | $4000–6000 |
| Тест одной платы | $8–15 (4–8 мин × $2/мин) | $1–2 (30 сек × $3/мин) |
| Тест партии 500 шт. | $4000–7500 | $500–1000 |
| Итого на партию | $4800–9000 | $6500–11000 |
| Переделка при ECO | $200–500 | $1000–2500 |
При партии 500 плат FP дешевле на 15–30%. При партии 2000 плат ICT уже выгоднее на 20–35%. Но если за время жизни продукта произойдёт 2 ECO — FP снова выигрывает.
Ещё один фактор: время выхода на производство. FP-программа готова за 1–2 дня, ICT-оснастка — за 5–10 дней. Для прототипов и первых серий это может быть решающим.
Чек-лист: проектирование и внедрение Flying Probe
- ☐ На каждой шине питания (VCC, GND, VDD) предусмотрена минимум одна тестовая точка диаметром ≥ 0,6 мм.
- ☐ Тестовые точки расположены на расстоянии ≥ 1,5 мм от корпусов компонентов и ≥ 1,2 мм друг от друга.
- ☐ Высота компонентов рядом с тестовыми точками не превышает 40 мм (или указана в спецификации на тест для согласования с моделью тестера).
- ☐ Все цепи, проходящие под BGA/QFN, имеют тестовые точки на доступных участках трассы.
- ☐ В спецификации на тест указано требование двунаправленной проверки диодов и стабилитронов (реверс-тест).
- ☐ Для шунтов ≤ 10 мОм указано требование 4-wire (Кельвиновского) измерения.
- ☐ Для оптопар и изолированных цепей указано требование высоковольтного теста изоляции (250–500 В).
- ☐ CAD-данные для программирования предоставлены в формате ODB++ или IPC-356 с верифицированным нетлистом.
Часто задаваемые вопросы
Нужно ли делать тестовые точки на каждом выводе микросхемы для Flying Probe?
Нет. Зонд может касаться выводов компонентов с шагом ≥ 0,5 мм напрямую. Тестовые точки нужны только на узлах, где все выводы скрыты под корпусом (BGA, QFN) или недоступны из-за соседних компонентов. Типичная плата на 400 компонентов требует 80–150 дополнительных тестовых точек.
Какая минимальная партия плат, для которой имеет смысл Flying Probe?
Одна плата. FP не требует оснастки, поэтому даже единственный прототип можно протестировать. Стоимость теста одной платы — $15–40 в зависимости от сложности. Для сравнения, изготовление ICT-оснастки для одной платы обойдётся в $3000–6000.
Может ли Flying Probe заменить рентгеновскую инспекцию BGA?
Частично, но не полностью. FP обнаруживает обрывы выводов BGA ёмкостным методом с покрытием 40–60%. Но холодная пайка, недостаточное количество припоя, пустоты (voids) и смещение BGA — всё это невидимо для FP. Для плат с BGA рекомендуется комбинация FP + AXI, как описано в руководстве по дефектам BGA.
Какой формат данных нужен для программирования Flying Probe?
Оптимальный — ODB++ или IPC-356 (IPC-D-356A). Минимальный — Gerber RS-274X + координатный файл (pick-and-place) + нетлист. Без нетлиста программист не сможет определить, какие компоненты к каким цепям относятся, и время программирования увеличивается в 2–3 раза.
Повреждает ли Flying Probe финишное покрытие тестовых точек?
При правильной настройке силы прижима зонда (типично 0,1–0,3 Н) — нет. На мягких покрытиях (OSP, иммерсионное олово) могут оставаться микроскопические следы, не влияющие на функциональность. На ENIG и HASL следов практически не остаётся. Если покрытие критично (медицинские платы), укажите в спецификации минимальную силу прижима зонда.
Сколько времени занимает программирование Flying Probe для платы средней сложности?
CAD-driven программирование: 2–8 часов для платы с 300–500 компонентов. Self-Learn: 1–3 часа, но с риском «выучить» дефект golden board. Гибридный метод (CAD + верификация на golden board): 3–6 часов. Добавьте 2–4 часа на отладку и утверждение программы.
Можно ли тестировать гибко-жёсткие платы (rigid-flex) на Flying Probe?
Да, но с ограничениями. Гибкие участки должны быть зафиксированы в плоскости — зонд не может контактировать с неплоским участком. Обычно rigid-flex монтируется в технологическую рамку, которая обеспечивает плоскостность. Максимальный размер платы ограничен рабочей зоной тестера (типично 460×510 мм).
---
Источники:
IPC Standards — требования к тестопригодности и форматы данных