Методы тестирования PCBA: ICT, AOI, рентген и Flying Probe

<h2>Зачем тестировать PCBA, если производство «и так качественное»</h2>

Паяльная паста нанесена по трафарету, компоненты установлены с точностью ±0,05 мм, оплавление прошло по профилю. Казалось бы, плата готова. Но статистика упрямо показывает другое: даже на линиях с выходом годных (first pass yield) 98-99% каждая сотая плата содержит дефект.

На партии в 5 000 плат это 50-100 единиц с проблемами. Половина из них — визуально незаметные: холодная пайка под BGA-корпусом, микротрещина в паяном соединении QFN, смещённый компонент 0201 с сохранённым электрическим контактом, который оборвётся через месяц эксплуатации.

Тестирование — не формальность и не бюрократия. Это последний рубеж между производственной линией и конечным изделием.

<blockquote>

<p>«Мы видим закономерность: клиенты, которые экономят на тестировании прототипов, тратят в 3-5 раз больше на отладку серийных партий. Один непойманный дефект на этапе прототипа превращается в системную проблему на тираже.» — Инженер JM electronic</p>

</blockquote>

<h2>Пять основных методов тестирования PCBA</h2>

Каждый метод закрывает определённый класс дефектов. Ни один из них не универсален. Выбор зависит от объёма производства, бюджета, типа компонентов и требований к надёжности.

<h2>SPI — контроль нанесения паяльной пасты</h2>

SPI (Solder Paste Inspection) стоит первым на линии, сразу после трафаретной печати. Камера сканирует плату и сравнивает объём, высоту и положение каждого депозита пасты с эталоном.

Почему SPI критичен: 60-70% дефектов пайки вызваны проблемами с нанесением пасты. Недостаточный объём — холодная пайка. Избыточный — мостики между выводами. Смещение — перекос компонента после оплавления.

SPI ловит проблему до установки компонентов, когда исправление стоит копейки. После оплавления исправление той же ошибки обходится в 10-50 раз дороже.

Что SPI обнаруживает:

• Недостаточный или избыточный объём пасты
• Смещение депозита относительно площадки
• Замыкания между площадками (перемычки пасты)
• Пропущенные депозиты (забитые апертуры трафарета)

На нашей линии SPI-инспекция работает в режиме 100% контроля — проверяется каждая плата, не выборка.

<h2>AOI — автоматический оптический контроль</h2>

AOI (Automated Optical Inspection) — рабочая лошадка контроля качества на SMT-линии. Система с высокоразрешающими камерами (2D или 3D) фотографирует каждую плату после оплавления и сравнивает с эталонным изображением.

<h3>Что AOI находит</h3>

• Отсутствующие компоненты — пустая площадка, где должен стоять резистор
• Смещённые компоненты — сдвиг корпуса за пределы допуска
• Неправильная полярность — развёрнутый конденсатор или диод
• Дефекты пайки — мостики, недостаточное смачивание, «надгробные камни» (tombstoning)
• Неверная маркировка — установлен компонент с другим номиналом

<h3>Чего AOI не видит</h3>

AOI бессильна перед скрытыми соединениями. Паяные шарики под BGA-корпусом, соединения QFN-площадки, пустоты (voids) внутри паяного соединения — всё это невидимо для камеры, которая снимает плату сверху.

AOI также не проверяет электрические параметры. Компонент может стоять ровно, пайка выглядеть идеально, но номинал окажется неверным — 10 кОм вместо 10 Ом. AOI этого не поймает.

<blockquote>

<p>«AOI — обязательный этап, но не достаточный. Мы рекомендуем AOI как базовый контроль для любого проекта. Для плат с BGA и QFN добавляем рентген. Для ответственных применений — электрическое тестирование поверх оптического.» — Инженер JM electronic</p>

</blockquote>

<h3>3D AOI vs 2D AOI</h3>

Современные системы 3D AOI измеряют высоту паяного мениска и объём филе, а не только проекцию сверху. Это снижает ложные срабатывания (false calls) на 40-60% по сравнению с 2D-системами.

На нашем производстве установлены 3D AOI системы, которые проверяют каждую плату после оплавления.

<h2>AXI — рентгеновская инспекция</h2>

AXI (Automated X-ray Inspection) просвечивает плату рентгеновским излучением и формирует изображение скрытых паяных соединений. Это единственный способ увидеть, что происходит под BGA-корпусом, не разрушая плату.

<h3>Когда рентген необходим</h3>

• BGA-компоненты — сотни паяных шариков скрыты под корпусом
• QFN/DFN-корпуса — центральная теплоотводящая площадка не видна оптически
• Многослойные платы — проверка внутренних via и металлизации
• LED-модули — контроль пустот в термоинтерфейсе

<h3>Типичные дефекты, выявляемые рентгеном</h3>

По стандарту IPC-A-610 допустимый уровень пустот в BGA-соединении — не более 25% площади. На нашем рентгеновском оборудовании можно измерить этот параметр с точностью до 1%.

<h3>Ограничения рентгена</h3>

Рентген медленнее AOI — проверка одной платы занимает 1-5 минут в зависимости от количества BGA. Для 100%-контроля на высокоскоростной линии это узкое место. Поэтому на серийном производстве рентген часто применяют выборочно: проверяют первые платы партии и затем каждую N-ю.

<h2>Flying Probe — летающий зонд</h2>

Flying Probe Test (FPT) — электрическое тестирование без оснастки. Подвижные зонды (от 4 до 8 штук) перемещаются по плате и последовательно контактируют с тестовыми точками, измеряя сопротивление, ёмкость, индуктивность и проверяя диоды.

<h3>Преимущества FPT</h3>

• Нулевая стоимость оснастки — не нужна игольчатая адаптерная плита. Программа создаётся из Gerber-файлов и BOM за несколько часов
• Гибкость — при изменении дизайна достаточно обновить программу, а не изготавливать новую оснастку
• Доступ к мелким площадкам — зонды с наконечником 50-75 мкм достают до площадок 0201

<h3>Что FPT проверяет</h3>

• Обрывы и короткие замыкания
• Номиналы пассивных компонентов (R, C, L)
• Полярность и исправность диодов
• Работоспособность транзисторов (базовая проверка)
• Целостность цепей между компонентами

<h3>Ограничения FPT</h3>

Скорость. Один тестовый цикл занимает 5-15 минут в зависимости от количества тестовых точек. Для партии 5 000 плат это 420-1250 часов чистого тестирования. Экономически невыгодно.

Функциональное тестирование. FPT проверяет компоненты поштучно, но не может подать питание и проверить работу схемы в целом.

Точка безубыточности. FPT выгоднее ICT при объёмах до 200-500 плат. После этого порога стоимость ICT-оснастки окупается за счёт скорости.

<blockquote>

<p>«Для прототипов и первых серий до 200-300 штук мы используем Flying Probe. Клиент получает полное электрическое тестирование без затрат на оснастку. Если проект переходит в серию — переводим на ICT.» — Инженер JM electronic</p>

</blockquote>

<h2>ICT — внутрисхемное тестирование</h2>

ICT (In-Circuit Test) — золотой стандарт электрического тестирования для серийного производства. Плата устанавливается на адаптерную плиту («ложе из гвоздей», bed-of-nails), где сотни подпружиненных контактов одновременно соединяются с тестовыми точками.

<h3>Как работает ICT</h3>

1. Плата фиксируется на адаптере с вакуумным прижимом
2. Подпружиненные зонды одновременно контактируют с тестовыми точками
3. Система измеряет параметры каждого компонента и каждой цепи
4. Тест занимает 30-60 секунд
5. Результат: годен/не годен с указанием конкретного дефекта

<h3>Преимущества ICT перед FPT</h3>

<h3>Когда ICT незаменим</h3>

• Серийное производство от 500 плат одного дизайна
• Проекты с длительным жизненным циклом (2+ года)
• Продукция с высокими требованиями к надёжности (автомобильная электроника, медицинские приборы)
• Платы с высокой плотностью монтажа, где ручная отладка затруднена

<h3>DFT — проектирование под тестирование</h3>

Для ICT необходимы тестовые точки — площадки на плате, к которым подключаются зонды адаптера. Если площадок нет или они расположены неудачно, тестовое покрытие падает.

Правила DFT (Design for Testability):

• Минимальный диаметр тестовой площадки — 1,0 мм (оптимально 1,5 мм)
• Минимальный шаг между площадками — 2,3 мм (центр-центр)
• Тестовые точки размещать со стороны пайки (bottom side)
• Каждая электрическая цепь должна иметь минимум одну тестовую точку
• Расстояние от тестовой точки до края платы — минимум 3 мм

Если вы планируете серийное производство с ICT, учитывайте требования DFT уже на этапе проектирования печатной платы.

<h2>Функциональное тестирование (FCT)</h2>

FCT (Functional Circuit Test) проверяет плату в условиях, приближённых к реальной эксплуатации. На плату подаётся питание, загружается прошивка, и система верифицирует работу всех функциональных блоков.

FCT проверяет то, что не могут ICT и FPT:

• Корректность прошивки и загрузчика
• Работу интерфейсов (UART, SPI, I2C, USB, Ethernet)
• Аналоговые параметры (напряжения на контрольных точках, ток потребления)
• RF-параметры (для беспроводных модулей)
• Взаимодействие между блоками схемы

FCT — последний этап перед упаковкой. Плата, прошедшая FCT, готова к эксплуатации.

<h2>Матрица выбора: какой метод для какого проекта</h2>

<h3>По объёму производства</h3>

• Прототипы (1-10 шт): AOI + Flying Probe
• Мелкая серия (10-500 шт): SPI + AOI + Flying Probe + рентген (если есть BGA)
• Серия (500-10 000 шт): SPI + AOI + ICT + рентген (выборочно)
• Крупная серия (10 000+ шт): SPI + AOI + ICT + FCT + рентген (выборочно)

<h3>По типу компонентов</h3>

<h3>По отрасли</h3>

• Бытовая электроника: SPI + AOI + ICT (минимальный набор для баланса стоимости и качества)
• <a href="/industries/automotive">Автомобильная электроника</a>: SPI + 3D AOI + AXI + ICT + FCT (полный набор, требования IATF 16949)
• <a href="/industries/medical">Медицинские приборы</a>: SPI + 3D AOI + AXI + ICT + FCT + Burn-in (расширенный набор, FDA 21 CFR 820)
• <a href="/industries/industrial">Промышленная автоматика</a>: SPI + AOI + ICT + FCT (стандартный набор, IPC Class 2-3)

<h2>Многоуровневый подход к тестированию</h2>

Лучшая стратегия — не один метод, а цепочка, где каждый этап отсеивает свой класс дефектов.

Оптимальная последовательность на серийной линии:

1. SPI (после трафаретной печати) — ловит 60-70% будущих дефектов пайки
2. AOI (после оплавления) — находит визуальные дефекты монтажа
3. AXI (выборочно) — контролирует скрытые соединения BGA/QFN
4. ICT или FPT (электрический тест) — проверяет параметры компонентов и целостность цепей
5. FCT (функциональный тест) — верифицирует работу изделия в целом

Такой подход обеспечивает выход годных (first pass yield) на уровне 99,5-99,8%.

<h2>Стоимость тестирования: что дешевле — тестировать или чинить</h2>

Распространённый аргумент: «Тестирование стоит денег, давайте без него». Посчитаем на примере партии 1 000 плат.

Сценарий 1: без тестирования

• Типичный процент брака без тестирования: 2-5%
• Дефектных плат: 20-50 штук
• Стоимость ремонта одной платы в поле: $50-200 (включая диагностику, логистику, замену)
• Потери: $1 000-10 000

Сценарий 2: с тестированием (SPI + AOI + FPT)

• Стоимость тестирования: $3-8 за плату = $3 000-8 000
• Выявлено и исправлено на производстве: 20-50 плат по $5-15 за ремонт = $100-750
• Остаточный брак: 0,1-0,5%
• Итого: $3 100-8 750

При объёме 1 000 плат стоимость сопоставима. Но при объёмах 5 000+ тестирование всегда дешевле ремонта. А для медицинской и автомобильной электроники отзыв партии из-за дефекта обходится в десятки тысяч долларов.

<h2>Как JM electronic организует тестирование</h2>

На нашем производстве в Шицзячжуане тестовая инфраструктура включает:

• SPI-системы для 100% контроля нанесения пасты
• 3D AOI после оплавления на каждой линии
• Рентгеновский аппарат для инспекции BGA/QFN
• Flying Probe тестер для прототипов и мелких серий
• ICT-станции для серийного производства
• Функциональные стенды — разрабатываем под конкретный проект клиента

Для каждого проекта мы составляем тест-план на этапе подготовки производства. План учитывает тип компонентов, объём партии, требования отрасли и бюджет клиента.

Если вы передаёте проект на контрактное производство, убедитесь, что EMS-партнёр может обеспечить тестирование, соответствующее вашим требованиям. Подробнее о выборе EMS-партнёра — в нашей статье.

<h2>Часто задаваемые вопросы</h2>

<h3>Можно ли обойтись только AOI без электрического тестирования?</h3>

AOI проверяет внешний вид, но не электрические параметры. Компонент с неверным номиналом, холодная пайка под корпусом, обрыв во внутреннем слое — AOI этого не увидит. Для ответственных применений электрическое тестирование (ICT или FPT) необходимо в дополнение к AOI.

<h3>Сколько стоит изготовление ICT-оснастки?</h3>

Стоимость зависит от размера платы и количества тестовых точек. Типичный диапазон — $3 000-15 000. Срок изготовления — 2-4 недели. Оснастка окупается при объёмах от 200-500 плат одного дизайна.

<h3>Flying Probe тестирование медленное — как ускорить?</h3>

Современные системы с 8 зондами тестируют плату средней сложности за 3-5 минут. Оптимизация тест-программы, уменьшение числа тестовых точек (за счёт кластеризации цепей) и использование систем с параллельным доступом сверху и снизу сокращают время на 30-50%.

<h3>Нужен ли рентген, если на плате нет BGA?</h3>

QFN, DFN и LGA-корпуса тоже имеют скрытые соединения. Если на плате есть такие корпуса, рентген рекомендован. Для плат только с корпусами типа SOIC, QFP и дискретными SMD-компонентами рентген необязателен — AOI справляется.

<h3>Что такое тестовое покрытие и каким оно должно быть?</h3>

Тестовое покрытие — процент компонентов и цепей, проверяемых тест-программой. Для ICT типичное покрытие — 90-98%. Для Flying Probe — 85-95%. Для FCT покрытие измеряется иначе: процент функций, верифицированных тестом. Целевой показатель зависит от отрасли: бытовая электроника — 85%+, автомобильная — 95%+, медицинская — 98%+.

<h3>Можно ли совместить Flying Probe и функциональное тестирование?</h3>

Некоторые современные FPT-системы поддерживают ограниченное функциональное тестирование: подачу питания и измерение напряжений. Но полноценный FCT с проверкой интерфейсов, загрузкой прошивки и верификацией работы — задача отдельного функционального стенда.

<h2>Источники</h2>

• IPC-A-610 — Acceptability of Electronic Assemblies)
• Keysight: ICT vs Flying Probe
• SPEA: ICT Bed-of-Nails vs. Flying Probe

---

Готовы обсудить стратегию тестирования для вашего проекта? Отправьте Gerber-файлы, BOM и требования — мы подготовим тест-план и коммерческое предложение. Запросить расчёт